日前，M國以為中國J事活動方面提供協助為由，宣布將七家機構列入實體清單。之后，有媒體報道臺積電跟進，也有媒體報道稱臺積電官方并未發聲。同時，為F公司提供IC設計服務的世芯也受到波及，早盤股價重挫跌停。
這意味著繼H公司無法在臺積電流片之后，F公司也無法在臺積電流片。由于國產ARM芯片在設計上需要ARM授權，在制造上對臺積電尖端工藝有一定依賴，因而容易在ARM授權和臺積電工藝兩個環節被卡脖子。
另外，根據世芯電子官網顯示，2019年曾經為大陸客戶完成后端設計。
海峽對岸的“工商時報”在2020年報道：
瑞信證券指出：在F公司16nm CPU量產、7nm一次性工程費用（NRE）項目帶動下，F公司2020年貢獻世芯-KY約35％營收，2021年占比更有望上升至40-45％，但隨著M國出臺管制措施，下半年新項目恐喪失M國相關專利（IP）、EDA設備的支持，令世芯-KY前景蒙上陰影。
可以說，F公司失去的不僅僅是臺積電的流片渠道，還有世芯的IC設計服務，前景不容樂觀。
網友告知：芯片設計到流片，基本分兩大部分，前端和后端。
前端，是RTL design ，根據design specification，做設計，形成 verilog 代碼，然后用eda tool做 functional verification，反復做迭代修改，直到通過檢驗。
后端設計 分兩部分，logic design 和 physical design
logic design 接受 前端的Verilog 文件，用 synthesis 工具 生成門級網表，然后再用eda 工具做logic equivalence check，迭代直到通過。
physical design 接受門級網表 用place&route 軟件生成physical layout，并用tools 對layout進行physical verification，包括RC extraction 和 post-layout verification 等等，迭代直到通過。通過后生成GDSII，發送送代工廠流片，叫tape-out。
（也有網友告知，網表這塊分的前后端，前端出網表，后端根據網表出版圖）
后端設計外包其實是行業常態，很多公司都這么干，因此承接后端外包業務也成為了一個產業，養活了不少類似世芯的公司。
后端設計中一個主要的難點在于定制模塊的設計，例如要實現3ghz的寄存器堆，關鍵時序上的模塊等，還有PLL，各種模擬電路，各種PHY，如ddr4 3200的phy和控制器，pcie 3.0的phy和控制器等。在設計中會碰到很多問題，和工藝的磨合，時序的收斂，怎么做到高主頻，怎么做功耗能控制等等。后端很多電路模塊，通常先流一次片，用于驗證功能，沒有問題，再當做一個模塊或者ip集成到芯片中，保證不容易出錯，因此，后端需要經驗豐富的人，這都是拿錢和流片，以及時間去學習積累出來的。這就是為什么一些IC設計公司要把后端設計外包出去。
世芯的IC設計服務也是分等級的，在不清楚具體IC設計服務的情況下，一些網友就貶低F公司CPU是偽國產，未免過于武斷。少量外包也是可以接受的，畢竟PDK和標準單元庫是代工廠提供的，Fabless IC設計公司做不到100%，以下為世芯官網截圖：
網址：
http://www.alchip.com/wp-content/uploads/TSMC-2020-Symposium-Content2.pdf
有興趣的可以自己下載PDF。
必須說明的是，自主CPU和國產ARM CPU在當下都很難頂住M國禁令。
誠然，國產ARM芯片因為失去臺積電流片渠道，以及失去了世芯的IC設計服務，不知何去何從。
自主CPU雖然后端設計上自己完成，不需要外包給世芯這樣的境外廠商，但在流片渠道上同樣脆弱。由于在半導體設備、材料、EDA等多方面受制于人，國內尚無法做到全產業鏈，而M國的實體清單恰恰是“100-1=0”。
當下，最要不得的就是海軍自嗨、厲害體、沸騰體。鐵流以前反對顱內充血，反對沸騰體，還被指責“站不起來”。
搞笑的是，鐵流過去主張低調循序漸進自主指令集、自主設備、自主材料、自主制造建設全產業鏈的觀點時，那些指責鐵流“站不起來”的人群又指責鐵流這種事情不現實，應當“融入國際主流”。
鐵流不禁要問，究竟是誰站不起來！
實踐證明，“融入國際主流”并非良選。懂王和睡王已經用行動說明了一切。
鐵流還是一貫的主張，低調發展，循序漸進逐步打通設計、制造、封裝、測試、原材料、EDA全產業鏈。
「 支持烏有之鄉！」
烏有之鄉 WYZXWK.COM
您的打賞將用于網站日常運行與維護。
幫助我們辦好網站，宣傳紅色文化！
歡迎掃描下方二維碼，訂閱烏有之鄉網刊微信公眾號
